这盘棋的棋盘是1.4纳米制程，棋手只有三个：台积电、三星、英特尔。

台积电手里的核心筹码，是跳过ASML那块售价近4亿美元的High-NA EUV光刻机，用老装备打出新节点；三星的筹码是存储与逻辑芯片的协同产能，但1.4纳米量产节点已被推到2029年；英特尔的筹码是抢先拿到High-NA设备并投入试产，但代价是同时背负第二代GAA、背面供电和High-NA三座技术大山。

2026年9月，台积电宣布台中1.4纳米工厂首座厂房钢结构完工，2027年4月即能试产——这一步棋走出来，局面已经很清晰：当对手还在为“该不该换新装备”纠结的时候，台积电已经用老装备敲开了量产的门。

台积电办公楼入口处的品牌标识

台积电这一手，不是抠门，是算透了三笔账

2026年4月22日，台积电在北美技术论坛上正式掀了底牌：至少到2029年，从A14（1.4纳米）到A13、A12，所有节点都不导入High-NA EUV，继续沿用现有的0.33NA EUV设备。

台积电公开2021至2029年先进制程发展路线

台积电副共同营运长张晓强的原话说得很直接——“High-NA EUV非常非常贵”，单台价格超过3.5亿欧元，而现有EUV设备“仍然能从中获益”。

这里面的账本其实很清楚。第一笔，设备采购成本直接省掉了——High-NA EUV单台造价是现有EUV的近两倍，台积电目前累计约有170台EUV设备在跑，大规模替换成High-NA会造成资本开支陡增。

第二笔，产线适配成本也免了：High-NA不是简单换台机器，它的曝光视场更小，需要全新的光罩、光刻胶、检测计量设备同步到位，链条长、试错成本高。

第三笔，折旧压力小得多：台积电大量现有EUV设备的资产折旧已接近完成，继续用它们来跑1.4纳米，等于用一套过了摊销高峰期的老生产线，去收割新一代制程的利润。

这里面还有一个隐秘的筹码——台积电自研的EUV光掩模护膜。早在2019年台积电就开始自研这个材料，不仅绕开了ASML原厂护膜的供应限制，甚至性能还超过了原厂产品，让现有EUV设备的生产效率累计提升了30倍。

换句话说，对手还在为“要不要花28亿买新设备”做财务测算时，台积电已经把这套老设备的潜力吃干榨净了。

良率、产能、成本，三连环传导才是真正的杀招

跳过High-NA这一步棋的价值，不是一次性的成本节约，而是沿着良率爬坡→产能释放→成本控制的链条连续放大。

良率爬坡，是最核心的一环，贡献了大约一半的领先优势。 2026年7月台积电法说会上，董事长魏哲家披露了一个关键数字：A14制程的256Mb SRAM测试芯片良率已接近90%，客户设计定案进度超预期。这个数字意味着什么？

台积电介绍A14制程的技术特性与量产规划

对比一下就知道：台积电当年推N2（2纳米）制程时，2023年4月SRAM良率才刚过50%，到2024年4月才超过80%。A14作为1.4纳米的第二代GAA节点，良率爬坡速度反而比2纳米的第一代快得多。

原因就藏在技术路线的选择里——因为没换High-NA，整个EUV供应链、光刻胶体系、良率管理流程都能从N2继承下来，不需要从头磨合一套新生态。

反观英特尔14A制程，虽然CFO辛斯纳宣称缺陷密度下降速度“自22nm以来最佳”，但14A同时导入了第二代RibbonFET、PowerDirect背面供电和High-NA EUV三项新技术——每一座都是行业级大山，叠加在一起，良率收敛的时间窗口被极度压缩。

三星的处境更被动：SF1.4制程原定2027年量产，如今已正式确认推迟到2029年，整整落后了两年。当台积电A14已近90%良率时，三星的1.4纳米还在路线图调整阶段。

产能释放，又比对手快了至少一年。 台积电台中Fab25的四座1.4纳米晶圆厂，从2025年10月动工到现在，P1厂钢构主体已完成，预计2027年4月试产，下半年量产——比原计划的2028年量产节点提前了近一年。P2厂也将在2027年10月完工，两座工厂有望同一年启动量产。

这种建设速度的背后，是台积电不用新建适配High-NA的专用产线，可以直接把5纳米、3纳米产线的设备和经验复制过来改造。到2028年，台积电四座1.4纳米工厂全部投产后，员工规模将达到9000至10000人。

当这个产能规模摆在那里时，苹果、英伟达、AMD这些大客户的订单该往哪里投，已经没有悬念。

英特尔CFO辛斯纳曾透露，14A的缺陷密度下降速度为22nm以来最佳，但他比较的是距量产约两年时点的开发轨迹斜率，而非最终量产良率的绝对水平。

单晶圆成本，拉开的差距才是商业上最致命的。 没有新增的巨额设备折旧、没有High-NA生态适配的高额试产消耗、再加上良率快速爬坡带来的摊薄效应——三个因素叠加，让台积电A14的单位晶圆制造成本被系统性压低。

2026年第二季度，台积电晶圆代工全球市占率已经达到72.5%的历史新高，3纳米制程毛利率有望超过公司整体平均水平。当竞争对手还在为摊销High-NA设备的高昂成本而焦头烂额时，台积电已经开始在1.4纳米上跑利润了。

这盘棋，台积电的退路已经铺好了，对手的时间窗口却在收窄

把三个棋手的处境放在一起看，局面很清楚。

台积电选择了一条时间窗口精确计算过的路径：在2029年之前，用0.33NA EUV加多重曝光和DTCO协同优化，吃下1.4纳米及以上的所有节点；到2030年前后的A10节点，再正式导入High-NA EUV，届时配套的12英寸光掩模、光刻胶、检测体系也正好成熟。

进退之间的节奏卡得很准——既没有在现阶段被天价设备绑架现金流，也没有在下一代光刻的标准制定上缺席。

三星的处境最被动。1.4纳米推到2029年，比台积电晚了至少两年；同时4纳米产能的一半以上还要挤给HBM4基础裸片的生产，逻辑芯片代工的产能调度空间被严重压缩。

外媒报道三星4纳米产线满负荷运行供应HBM4

英特尔虽然抢先跑了High-NA，已经在18A上处理超过100万片晶圆，但14A要同时驾驭三项新技术，留给良率收敛的时间窗口仅有两年——窗口够不够宽，还要看2027年到2028年量产冲刺阶段的表现。

如果要说这盘棋里最关键的一个变量，那就是时间。台积电省下来的这12到24个月的窗口，足够让它在1.4纳米节点上完成从良率收敛到产能爬坡再到客户绑定的完整循环。等对手真正把1.4纳米拿出来时，市场格局恐怕已经很难撼动了。

ASML官方曾公开强调，“所有购买EUV的客户最终都将升级到High-NA EUV”，暗示完全跳过该节点的长期可持续性存疑。台积电当前的路径成立有两个硬前提：一是只能在2029年以前的1.4纳米及以上节点玩得转，1纳米及以下必须回头拥抱High-NA；二是依赖台积电独有的DTCO技术积累和EUV光掩模自研体系，英特尔和三星短期内找不到等效的替代方案。

这盘棋真正的棋眼，其实不是谁用了什么设备，而是谁在同一个窗口期里用更小的代价拿到了可量产的良率。台积电赌的是慢换装备、快出良率，到目前为止，它赌赢了。